因應全球半導體先進製程的快速演進，國科會轄下國家實驗研究院國家儀器科技研究中心 (國研院國儀中心) 攜手國內頂尖半導體材料分析大廠汎銓科技股份有限公司 (汎銓科技，MSS)，一舉攻克新一代「高數值孔徑極紫外光」(High Numerical Aperture Extreme Ultraviolet, High-NA EUV) 光阻材料微影製程 ^[1] 後，如何以鍍膜技術強化晶圓上的奈米結構，以進行後續檢測分析的難題，是全世界第一個對此製程成功鍍膜的研究成果，也是半導體製程邁向 2 奈米線寬過程中，必須克服的重大難關之一。此成果協助汎銓科技打入全球大型半導體設備商與製造商的製程供應鏈，展現臺灣在半導體製程材料檢測與驗證領域的強大研發能量。

更高階的微影製程  必須搭配更先進的檢測分析

隨著半導體製程持續朝埃米 (Angstrom) 級別微縮，極紫外光 (Extreme Ultraviolet Lithography, EUV) 微影技術已進一步發展為更高階的「高數值孔徑極紫外光」^[2]，才能在半導體晶圓上製作更細的電流通道。

而「金屬氧化物光阻劑」(Metal Oxide Resist, MOR)，是專門搭配「高數值孔徑極紫外光」微影技術的關鍵材料之一，兩者結合可以製作出更細、更精準的電路圖案，電路邊緣也更平滑，有助於提升半導體製程效能與良率。

這種新世代半導體製程尚在發展階段，其對微影製程後的晶圓結構品質與尺寸精度有更高的要求，因此必須透過精密檢測技術，將晶圓剖開，分析使用「高數值孔徑極紫外光」與「金屬氧化物光阻劑」微影曝光後的晶圓化學變化與奈米結構，如此不僅能協助光阻材料的開發最佳化，也能加速下一代先進半導體微影製程的發展。

然而，若在微影曝光後直接剖開晶圓進行分析，容易造成在晶圓上已經製作好的奈米結構變形與材料界面破壞，就像切蛋糕很容易造成鬆軟的蛋糕體崩塌，會影響分析結果的準確性；若能在檢測前，先在晶圓表面鍍一層膜，讓整體結構變得堅固，即可避免剖開晶圓時造成損傷。

產研精準對接  創新技術突破微影分析瓶頸

為解決產業痛點，國研院國儀中心結合儀器設備開發經驗與真空製程核心技術，建置「先進半導體材料分析技術研發平台」，以尖端的原子層沉積 ^[3] 設備與技術，提供業界所需的高品質鍍膜需求。

而汎銓科技深刻了解客戶端的分析需求，因此可以運用國研院國儀中心客製化開發的原子層沉積設備，針對不同材料與分析情境調校專屬製程參數，成功發展符合當前半導體產業嚴苛需求的分析技術。

目前市售的原子層沉積設備，操作溫度都在 200℃ 以上，國研院國儀中心領先全臺，研發出操作溫度低於 100℃ 的原子層沉積鍍膜設備，這是對光阻劑鍍膜的必要條件。並攜手汎銓科技，在前驅物測試、製程參數控制與設備腔體設計等領域取得重要突破，開發出尖端的原子層沉積覆蓋分析技術，成功在「金屬氧化物光阻劑」表面形成均勻且緻密的奈米級保護層，有效抵抗分析損傷，確保分析結果符合真實狀況。全球極紫外光微影設備龍頭艾司摩爾 (ASML) 於國際光電工程學會 (Society of Photographic Instrumentation Engineers, SPIE) 的國際學術論壇中發表「高數值孔徑極紫外光」微影製程技術時，即引用這項成果，展現此技術的創新突破與國際指標性，為先進半導體製程分析技術樹立重要里程碑。

獲國際大廠青睞  躍升全球半導體製程驗證供應鏈關鍵要角

國研院國儀中心與汎銓科技合作，順利突破複雜的分析技術瓶頸，建立具高度差異化的分析能力與技術護城河。此項成果不但助力汎銓科技打入全球前三大半導體設備商與製造商的製程驗證分析服務供應鏈，進一步鞏固其於全球半導體材料分析市場的領先地位，也展現國儀中心攜手產業推動關鍵設備自主研發與高階分析技術落地的豐碩成果。

未來，國研院國儀中心「先進半導體材料分析技術研發平台」將持續提供最前瞻的奈米結構解析與材料驗證服務，協助更多國內廠商打造下一世代半導體材料分析技術解決方案，助力臺灣半導體供應鏈縮短研發週期，搶占市場先機，持續為臺灣及全球半導體產業提供最強而有力的技術後盾。

[1] 微影製程 (Photolithography) 是半導體製造中最關鍵的核心步驟，首先在矽晶圓表面塗一層感光學材料 (即光阻劑)，然後以刻有電路圖的光罩覆蓋，利用特定波長的光源 (如極紫外光EUV) 照射 (即曝光)，未被光罩遮住的區域就會產生化學變化，接著用藥水洗去產生化學變化的區域，就會在晶圓上留下精密電路圖案 (被光罩遮住的部分)。

[2] 傳統極紫外光微影技術已逼近單次曝光極限，若要微縮至 2 nm 以下，通常必須依賴多次圖案曝光 (Multi-Patterning)，這會增加製造步驟，提高成本，並有良率降低之風險。「高數值孔徑極紫外光」(High-NA EUV) 透過擴大數值孔徑，讓光線能以更廣的角度來成像，無需多重曝光即可刻出更細小的電晶體，也就是可以在晶片上製作更細的線，佈滿更多的電路，讓晶片更快、更省電，因此也被視為突破半導體製程物理極限的關鍵之一。

[3] 原子層沉積 (Atomic Layer Deposition, ALD) 是一種先進的氣相化學薄膜沉積技術，將材料以單原子膜的形式，一層一層精準地堆疊在基底上，也就是鍍上一層原子或分子薄膜，是半導體微縮的關鍵技術之一。